方案选型中心
同一个功能，为什么选这颗而不是那颗
六个方向的平台横向对比、分档配置与常见设计陷阱。 参数逐项取自原厂公开资料并标注核对时间，核不到的项目我们直接留空说明，不作推断。
工业电机驱动与运动控制
变频器 · 伺服驱动 · 压缩机 · 多轴运动平台
系统结构
真正决定选型的是什么
- 控制环路周期决定主控算力下限，电流环通常 10–20 kHz 起步
- 采样精度与 PWM 分辨率共同决定转矩脉动，单看主频没有意义
- 功率段位变化时功率器件与驱动往往整段更换，主控却希望沿用
- 工业设备生命周期长，主控平台的可得性比单价更重要
平台横向对比
| 对比项 | STM32G474 (ST) | TMS320F280039C (TI) |
|---|---|---|
| 内核 | Cortex-M4F @ 170 MHz，含 DSP 指令 | C28x 32-bit DSP @ 120 MHz |
| 协处理器 | 无独立协处理器 | CLA @ 120 MHz，IEEE 754 单精度浮点 |
| 数学加速 | CORDIC + FMAC 硬件加速器 | TMU + CLA 分担环路运算 |
| ADC | 3–5 路 12-bit @ 4 MSPS，支持 16-bit 硬件过采样 | 3 路 12-bit @ 4 MSPS，最多 23 个外部通道 |
| 高分辨率 PWM | HRTIM 184 ps（仅 G4x4 型号具备） | 16 路 ePWM，其中 8 路 HRPWM 150 ps |
| 比较器 | 3–7 路超快比较器 | 4 组 CMPSS 窗口比较器，带 12-bit 基准 DAC |
| DAC | 4–7 路 | 2 路 12-bit 缓冲输出 |
| 编码器接口 | 定时器编码器模式 | 2 组 eQEP 专用模块 |
| 通信 | 最多 3 路 FDCAN | CAN-FD、FSI 200 Mbps、PMBus |
| Flash / RAM | 32–512 KB / 最大 128 KB（含 CCM-SRAM） | 384 KB 三独立 bank / 69 KB，均带 ECC |
| 可编程逻辑 | 无 | CLB 4 tiles，可实现自定义时序逻辑 |
分档配置建议
| 档位 | 典型场景 | 主控 | 功率级与驱动 | 电流采样 |
|---|---|---|---|---|
| 成本优先 | 单轴通用变频、风机水泵 | STM32G431 或同级 M4F | IGBT 模块 + 集成半桥驱动 | 单电阻采样，片内 ADC 直采 |
| 性能均衡 | 通用伺服、多轴平台 | STM32G474（含 HRTIM）或 F280039C | IGBT / 分立 MOSFET + 隔离栅驱动 | 双电阻或磁通门电流传感 |
| 高动态 | 高速伺服、高精度力控 | C2000 高端型号（CLA + CLB） | SiC MOSFET + 高速隔离驱动 | SDFM / Σ-Δ 隔离采样 |
容易踩的几个点
HRTIM 不是全系都有
STM32G4 的 184 ps 高分辨率定时器只在 G4x4 型号上具备。按 G4 系列选型、到打样才发现手上那颗没有 HRTIM，是常见的返工原因。
ADC 通道数比采样率先见底
多轴或多路采样的设计，往往不是采样率不够，而是通道数不够导致要外扩 ADC。选型阶段先把采样点数清楚。
编码器接口用定时器模拟的代价
没有专用 QEP 模块时用定时器编码器模式可以跑，但高速下的边沿处理与错误检测要靠软件补，占用中断资源。多轴场景差别会放大。
功率段变了主控别跟着换
功率级从 IGBT 换到 SiC 时，如果主控平台也一起换，固件与认证工作会翻倍。选型时留出 PWM 分辨率余量，比事后换平台便宜得多。
参数来源
参数取自 ST STM32G4 系列产品页与 TI TMS320F280039C 产品页，核对于 2026-09。具体型号差异以最新数据手册为准。
数字电源与能量转换
储能 PCS · 充电桩 · 服务器电源 · 光伏逆变
系统结构
真正决定选型的是什么
- 环路带宽受限于「采样 → 运算 → PWM 更新」的总延迟，不是单看主频
- PWM 分辨率直接决定占空比步进，进而决定输出的最小调节量
- 效率、功率密度与器件成本三者互相挤压，必须先定档位再选器件
- 功率器件的长期供应稳定性，往往比数据手册上的效率差异更影响项目
平台横向对比
| 对比项 | STM32G474 (ST) | TMS320F280039C (TI) | TMS320F28P551SG (TI) |
|---|---|---|---|
| 内核 | Cortex-M4F @ 170 MHz | C28x @ 120 MHz | C28x @ 160 MHz |
| 环路协处理器 | 无（CORDIC / FMAC 加速） | CLA @ 120 MHz 单精度浮点 | CLA，与主核并行执行 |
| PWM 分辨率 | HRTIM 184 ps（仅 G4x4） | HRPWM 150 ps，8 路 | HRPWM，具体路数见数据手册 |
| ADC | 3–5 路 12-bit @ 4 MSPS | 3 路 12-bit @ 4 MSPS | 5 路 ADC |
| 隔离采样接口 | 需外部方案 | 需外部方案 | 内置 SDFM，可直接对接 Σ-Δ 调制器 |
| 快速保护 | 3–7 路超快比较器 | 4 组 CMPSS + 12-bit 基准 | CMPSS + PWM trip |
| 自定义逻辑 | 无 | CLB 4 tiles | CLB |
| 安全与加密 | 视型号而定 | — | 内置 AES |
| Flash | 32–512 KB | 384 KB 三 bank，带 ECC | 512 KB |
| 板间通信 | FDCAN | FSI 200 Mbps + CAN-FD | CAN-FD 等，见数据手册 |
分档配置建议
| 档位 | 典型场景 | 主控 | 功率器件 | 隔离与采样 |
|---|---|---|---|---|
| 成本优先 | 中小功率 DC-DC、辅源、小型充电模块 | STM32G431 / G474 | Si MOSFET 或 IGBT | 光耦隔离 + 片内 ADC |
| 性能均衡 | 充电桩模块、储能变流单机 | F280039C 或 G474（HRTIM） | SiC MOSFET 分立方案 | 数字隔离器 + 隔离运放 |
| 高功率密度 | 大功率 PCS、高效率服务器电源 | F28P551SG（SDFM）或更高端 C2000 | SiC 模块 + 高速隔离驱动 | Σ-Δ 调制器直连 SDFM |
容易踩的几个点
FSI 常被忽略但很关键
多模块并联或主从架构里，板间高速同步通信如果用普通 SPI 硬凑，抗干扰和时序余量都紧张。C2000 的 FSI（200 Mbps）就是为这个场景做的，选型时值得先确认是否需要。
SDFM 决定隔离采样的成本结构
带 SDFM 的型号可以直接对接 Σ-Δ 调制器，省掉隔离运放加 ADC 的组合。不带 SDFM 就要在外部补，BOM 与板面积都会变。这一项在方案初期就该定。
ECC 与功能安全不是同一件事
Flash / RAM 带 ECC 是可靠性特性，不等于满足功能安全等级要求。如果项目有 SIL 或 ISO 相关目标，需要按认证要求单独选型，不能靠「带 ECC」推断。
SiC 的收益要在系统层面算
SiC 器件单价高，效率收益要放在整机散热、磁件体积和机柜密度上一起算才成立。小功率段位换 SiC 常常算不回来，这类判断建议在选型阶段就做。
参数来源
参数取自 ST STM32G4 系列产品页、TI TMS320F280039C 产品页与 C2000 产品线页面，核对于 2026-09。F28P551SG 的部分细项以最新数据手册为准。
工业通信与边缘网关
远程 IO · 协议网关 · 产线数据采集 · PLC 扩展
系统结构
真正决定选型的是什么
- 先确定协议栈需求再倒推处理器：多协议并发与单协议转换差别很大
- 实时任务是否需要独立于 Linux 运行，决定要不要带 Cortex-M 协处理器
- 以太网口数量与是否需要交换功能，往往比 CPU 主频更早成为瓶颈
- 工业现场的温度范围与长期供货要求，会直接筛掉一批消费级方案
平台横向对比
| 对比项 | STM32MP135 (ST) | STM32MP133 (ST) | STM32MP157 (ST) |
|---|---|---|---|
| 主处理器 | 单核 Cortex-A7 @ 1 GHz | 单核 Cortex-A7 @ 1 GHz | 双核 Cortex-A7 @ 800 MHz |
| 实时协处理器 | 无 | 无 | Cortex-M4 @ 209 MHz |
| GPU | 无 | 无 | 3D GPU |
| 以太网 | 单路 | 双路以太网 | 视型号而定 |
| CAN FD | 见型号选型表 | 支持 | MP153 起支持 |
| 显示接口 | LCD 并行接口 | — | MIPI-DSI |
| 摄像头接口 | 支持 | — | 支持 |
| 典型定位 | 带本地屏的采集终端 | 双网口协议网关 | 需要 Linux + 实时双系统的场景 |
分档配置建议
| 档位 | 典型场景 | 处理器 | 网络与现场总线 | 存储与配套 |
|---|---|---|---|---|
| 轻量采集 | 单协议转换、远程 IO 扩展 | STM32MP131 / MP135 | 单以太网 + RS-485 | NAND / eMMC + 隔离电源 |
| 双网关 | 现场总线与工业以太网互转 | STM32MP133 | 双以太网 + CAN FD | eMMC + 冗余供电 |
| 边缘处理 | 本地预处理、带 HMI 的网关 | STM32MP157（A7 + M4） | 以太网 + 多路总线 | eMMC + DDR3L + 显示 |
容易踩的几个点
双核异构不是免费的
A7 + M4 的组合能把实时任务从 Linux 里摘出来，但核间通信、内存划分与启动顺序都要设计。如果实时性要求本来就不高，多这一颗核只是增加复杂度和成本。
双网口不等于交换机
两个 MAC 和一个二层交换是两回事。需要环网或链式拓扑时，往往要外加交换芯片或选带交换功能的方案，这一步在选型阶段确认，比布板后补救便宜。
TSN 需求要单独确认
如果项目明确要求 TSN，不能靠「工业以太网」这个笼统说法推断，必须逐项核对芯片和协议栈的支持情况。ST 官网未就 STM32MP1 的 TSN 支持作出说明，因此本表不作声明。
工业温宽会改变选型集合
−40 ℃ 到 85 ℃ 以上的要求，会同时筛掉一批处理器型号、存储颗粒和晶振。这三样里最容易被漏掉的是存储和晶振，通常等到高低温测试才暴露。
参数来源
参数取自 ST STM32MP1 系列产品页，核对于 2026-09。TSN 支持情况原厂页面未明确，故本表不作声明。各子型号接口差异以选型表和数据手册为准。
FPGA 信号处理与接口扩展
高速数据采集 · 协议转换 · 多路接口扩展 · 图像预处理
系统结构
真正决定选型的是什么
- 先判断是否真的需要 FPGA：接口数量不够和算力不够，解法完全不同
- 逻辑规模按最坏情况估，布通率通常在 70–80% 之后开始迅速恶化
- 要不要硬核 ARM 是分水岭：影响系统架构、软件栈与团队分工
- 工具链版本与 IP 授权是隐性成本，往往在项目中期才显现
平台横向对比
| 对比项 | Artix-7 (AMD) | Zynq-7000 SoC (AMD) |
|---|---|---|
| 器件性质 | 纯可编程逻辑 | 硬核处理器 + 可编程逻辑的 SoC |
| 硬核处理器 | 无（可用软核） | Arm Cortex-A9 处理系统 |
| 逻辑规模范围 | 约 13,000 – 200,000 逻辑单元（家族范围） | 按型号区分，覆盖中小到中大规模 |
| 常用型号逻辑量 | XC7A35T 约 33,280 LC；XC7A100T 约 101,440 LC | 以具体型号选型表为准 |
| DSP 资源 | XC7A35T 90 个 DSP slice；XC7A100T 240 个 | 以具体型号选型表为准 |
| 高速收发器 | 最高 6.6 Gb/s | 部分型号具备，需按型号确认 |
| 适合的角色 | 并行处理、时序敏感任务、接口扇出 | 需要 Linux 或复杂协议栈与逻辑协同的系统 |
| 团队要求 | 以 RTL 与时序收敛能力为主 | 需同时具备嵌入式软件与逻辑设计能力 |
分档配置建议
| 档位 | 典型场景 | 器件方向 | 典型接口 | 配套要点 |
|---|---|---|---|---|
| 接口扩展 | MCU 引脚或串口数量不够，需要扇出 | 小容量 FPGA / CPLD（含 Lattice 低功耗系列） | LVDS · 并行总线 · 多路 UART | 重点在上电时序与 IO 电平域划分 |
| 并行处理 | 高速采集、实时滤波、协议转换 | Artix-7 中等容量型号 | 高速 ADC 接口 · 收发器链路 | 多路电源轨与时钟树需要提前规划 |
| 软硬协同 | 需要跑 Linux，同时有定制逻辑 | Zynq-7000 SoC | 以太网 · DDR · 定制外设 | DDR 布线与启动介质是常见风险点 |
容易踩的几个点
先确认瓶颈是接口还是算力
接口数量不够，加一颗小容量 CPLD 或接口扩展芯片往往就够；真正需要并行算力才值得上 FPGA。这一步判断错，成本和开发周期会差一个量级。
按 70% 利用率反推容量
资源刚好塞满的器件在后期几乎无法迭代，布线拥塞会让时序收敛变得非常痛苦。选型时按目标逻辑量除以 0.7 左右来反推，比事后换更大器件便宜。
工具链与 IP 授权是隐性成本
不同器件系列对应的工具链版本、是否需要付费 License、用到的 IP 核是否免费，都会影响实际开发成本。这部分在选型阶段问清楚，不要等到开发中期。
硬核 ARM 改变的是团队结构
从纯 FPGA 换到 Zynq 这类 SoC，不只是器件变了，而是要同时具备嵌入式 Linux 与逻辑设计能力。如果团队只有一侧能力，评估外部协作的成本要计入方案。
参数来源
Artix-7 的家族逻辑规模范围（约 13,000–200,000 逻辑单元）与 6.6 Gb/s 收发器速率取自 AMD Artix-7 产品简介，核对于 2026-09。XC7A35T / XC7A100T 的逻辑单元与 DSP slice 数量取自 7 系列选型指南；AMD 产品页在核对时多次请求超时，Block RAM 等未能逐项核实的参数本表不予列出，请以 DS180 / DS181 数据手册为准。Zynq-7000 与 Lattice 相关内容为架构层面描述，具体型号参数需另行核对。
精密信号链与数据采集
测试测量 · 传感器前端 · 称重与计量 · 过程控制
系统结构
真正决定选型的是什么
- 决定实际精度的是整条链路的噪声底，不是 ADC 手册上的位数
- 先确定信号带宽与通道切换方式，再决定用 Σ-Δ 还是 SAR
- 基准源的温漂常常是长期精度的实际瓶颈，却最容易被忽略
- 隔离要求会同时改变供电、接口与布局，属于早期决策
平台横向对比
| 对比项 | Σ-Δ 架构（以 AD7124-8 为例） | SAR 架构 |
|---|---|---|
| 典型分辨率 | AD7124-8 为 24-bit | 常见 12–18 bit |
| 输出速率 | 全功耗模式 9.38 SPS – 19.2 kSPS | 数百 kSPS 到数 MSPS |
| 噪声表现 | 低功耗模式 1.17 SPS、增益 128 时约 24 nV rms | 取决于器件与前端设计 |
| 有效位数 | 增益为 1 时各功耗模式下最高 22 位无噪声位 | 按器件规格 |
| 通道能力 | 8 路差分或 15 路伪差分 | 常配多路复用器，切换后需建立时间 |
| 内置增益级 | PGA 增益 1–128 | 通常需外部仪表放大器 |
| 内置基准 | 带隙基准，温漂最大 10 ppm/℃ | 多数需外部基准 |
| 激励源 | 内置匹配可编程激励电流，适合 RTD 与电桥 | 需外部提供 |
| 供电 | 2.7–3.6 V 单电源，或 ±1.8 V 双电源 | 按器件规格 |
| 适合场景 | 温度、压力、称重等低带宽高精度测量 | 需要快速逐通道采样或高带宽的场合 |
分档配置建议
| 档位 | 典型场景 | ADC 方向 | 前端 | 基准与供电 |
|---|---|---|---|---|
| 低速高精度 | RTD 测温、称重、电桥传感 | 集成 PGA 与激励源的 Σ-Δ（如 AD7124-8） | 多数情况可省去外部仪表放大器 | 优先用内置基准，注意温漂指标 |
| 中速多通道 | 多路过程量采集、状态监测 | Σ-Δ 或中速 SAR，视通道切换需求定 | 需要仪表放大器与抗混叠滤波 | 外部低噪声基准 + 低噪 LDO |
| 高带宽 | 振动分析、电能质量、瞬态捕获 | 高速 SAR 或同步采样 ADC | 驱动放大器与建立时间要一起设计 | 电源噪声会直接进入结果，需分区供电 |
容易踩的几个点
位数不等于精度
24-bit 器件在实际增益与速率下的无噪声位可能只有二十位出头。选型要看目标速率与增益下的噪声指标，而不是标称分辨率。
基准温漂决定长期精度
室温标定过关不代表现场可用。工业温宽下，基准的 ppm/℃ 指标常常比 ADC 本身更早成为误差主项，这一项要在选型时就算进误差预算。
通道切换后的建立时间
多路复用采集里，切换通道后需要足够的建立时间才能读到正确值。吞吐率按「通道数 × 单通道速率」估算通常偏乐观，实测往往达不到。
隔离要放在早期决策
是否隔离会同时改变供电结构、接口选择和布局分区。等到样机阶段再加隔离，往往意味着重新设计电源与地平面，而不是补一颗器件。
参数来源
AD7124-8 参数取自 ADI 官方产品页，核对于 2026-09。SAR 一列为架构层面的通用特性描述，不指向特定型号，具体选型需按目标器件数据手册核对。
边缘 AI 硬件平台
视觉检测 · 边缘推理盒 · 智能相机 · 巡检设备
系统结构
真正决定选型的是什么
- 先确定模型与帧率，再谈算力：脱离模型的 TOPS 数字没有可比性
- 图像链路的带宽与 ISP 能力，常常比推理算力更早成为瓶颈
- 电源树与上电时序的复杂度随算力上升，是这类板子最主要的失败点
- 散热余量必须按持续负载算，而不是按峰值算力的标称功耗
平台横向对比
| 对比项 | AM62A7 (TI) | STM32MP2 系列 (ST) |
|---|---|---|
| 主处理器 | 四核 Cortex-A53，最高 1.4 GHz | 单核或双核 Cortex-A35，最高 1.5 GHz |
| 实时 / 安全核 | 两个独立单核 Cortex-R5F @ 800 MHz | Cortex-M33 最高 400 MHz，可作可信启动域 |
| AI 加速 | C7x 深度学习加速器，1.0 GHz 下最高 2 TOPS（8 bit） | MP25x / MP23x 内置 NPU；原厂页面未给出 TOPS 数值 |
| 浮点性能 | 40 GFLOPS | 原厂页面未列出 |
| ISP | 315 MPixel/s，支持 5 MP @ 60 fps，最大行宽 4096 像素 | 按型号而定，需查具体数据手册 |
| 摄像头接口 | MIPI CSI-2 v1.3，4 通道 D-PHY | 按型号而定 |
| 显示 | DPI 24-bit RGB，最高 2048×1080 @ 60 fps | MP25x GPU 频率最高 900 MHz |
| 以太网 | 三端口千兆交换（两个对外端口），支持 TSN | 1–3 个端口，视型号而定；TSN 未作说明 |
| 现场总线 | 按型号确认 | 1–3 路 FD-CAN |
| 工作温度 | −40 ℃ 至 125 ℃ | −40 ℃ 至 125 ℃ |
分档配置建议
| 档位 | 典型场景 | 算力方向 | 图像链路 | 电源与存储 |
|---|---|---|---|---|
| 轻量推理 | 固定工位的分类、读码、有无判断 | 带 NPU 的 MPU（STM32MP23x / MP25x 方向） | 单路 MIPI 摄像头，分辨率适中 | 电源树相对简单，注意 M33 域的启动顺序 |
| 视觉检测 | 产线缺陷检测、多目标跟踪 | AM62A7（2 TOPS + 独立 ISP） | 高帧率 MIPI 输入，ISP 负责预处理 | 多路电源轨 + 上电时序器件，eMMC 起步 |
| 多路并发 | 多摄像头汇聚、边缘推理盒 | 需评估是否超出单颗 MPU 能力范围 | 带宽先算，往往先于算力见底 | 散热与持续功耗是主要约束 |
容易踩的几个点
TOPS 不能跨平台直接比较
不同厂商的 TOPS 定义、精度（8 bit 还是更低）、以及能否被实际模型用满，差别很大。要比就用同一个模型在同一帧率下的实测结果，而不是标称数字。
带宽比算力先见底
多路高分辨率摄像头汇聚时，MIPI 通道数、ISP 处理能力和内存带宽通常先成为瓶颈。方案初期先算这条链路，比先挑算力芯片更有效。
上电时序是这类板子的高发故障
算力平台的电源轨数量多、时序要求严，随手用几颗 DC-DC 拼出来的电源树在批量阶段容易出现随机不启动。这部分建议按原厂推荐的 PMIC 或时序方案做。
按持续负载而不是峰值算散热
推理负载往往是长时间接近满载，而不是偶发峰值。按标称功耗设计散热，在夏季或密闭机壳里容易触发降频，表现为「精度没变但帧率掉了」。
参数来源
AM62A7 参数取自 TI 官方产品页，STM32MP2 参数取自 ST 官方系列页，均核对于 2026-09。ST 页面未给出 NPU 的 TOPS 数值，故本表如实标注为未提供，不作推断。各型号差异以数据手册为准。